

TEMA 4. SISTEMAS DIGITALES SECUENCIALES

4.0.- INTRODUCCIÓN

4.0.- INTRODUCCIÓN

4.1.- CIRCUITOS COMBINACIONALES Y SECUENCIALES.

4.2.- ELEMENTOS DE MEMORIA. BIESTABLES.

4.3.- PROBLEMAS.

4.3.1- PROBLEMAS RESUELTOS

TEMA 4. SISTEMAS DIGITALES SECUENCIALES

4.0.- INTRODUCCIÓN

OBJETIVOS:

Conocer todos los **tipos de biestables**, sus características más significativas, su **funcionamiento y modo de disparo**.

Distinguir entre las **entradas síncronas y asíncronas** de los biestables

Obtener e interpretar las **tablas de excitación** de los biestables

Iniciarse en el **diseño de los circuitos secuenciales** distinguiendo entre los circuitos **síncronos y asíncronos**


TEMA 4. SISTEMAS DIGITALES SECUENCIALES

4.1.- CIRCUITOS COMBINACIONALES Y SECUENCIALES


CIRCUITOS SECUENCIALES

- Valores actuales entradas y además memoria:

- SÍNCRONOS
- ASÍNCRONOS



- Cronogramas:



TEMA 4. SISTEMAS DIGITALES SECUENCIALES

4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

4.2.1.- PARÁMETROS

4.2.2.- TIPO RS / SR

4.2.3.- TIPO JK

4.2.4.- TIPO D


4.2.5.- TIPO T

TEMA 4. SISTEMAS DIGITALES SECUENCIALES


4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

ELEMENTOS DE MEMORIA. BIESTABLES

- 2 ESTADOS ESTABLES




- ACTIVACIÓN POR FLANCO (SUBIDA O BAJADA)
O POR NIVEL (ALTO O BAJO)



TEMA 4. SISTEMAS DIGITALES SECUENCIALES

4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

BIESTABLES. PARÁMETROS




- t_{clk} : Duración mínima del impulso de reloj
- $t_{\text{set-up}}$: Tiempo mínimo que debe de estar presente una entrada de excitación antes del flanco activo de reloj
- t_{hold} : Tiempo mínimo que debe permanecer una entrada de excitación después del flanco activo del reloj.
- t_{pd} : Tiempo de retardo de propagación. Es el tiempo transcurrido entre el flanco activo de l reloj y la aparición de la señal de salida
- f_{max} : Frecuencia máxima. Es la máxima frecuencia que se puede aplicar a la entrada CLK de un biestable que asegure que éste se dispare.
- $t_{\text{w(L)}}$: Tiempo mínimo que la señal de reloj (CLK) debe permanecer a nivel bajo antes de que pase a nivel alto.
- $t_{\text{w(H)}}$: Tiempo mínimo que la señal de reloj (CLK) debe permanecer a nivel alto antes de que pase a nivel bajo.

TEMA 4. SISTEMAS DIGITALES SECUENCIALES


4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

BIESTABLES

- ENTRADAS SÍNCRONAS-ASÍNCRONAS / SALIDAS
- CON / SIN RELOJ (SÍNCRONOS / ASÍNCRONOS)



Biestable genérico



Representación del biestable 74112


TEMA 4. SISTEMAS DIGITALES SECUENCIALES

4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

BIESTABLE RS **ASÍNCRONO**

- ENTRADAS R Y S. SALIDAS Q Y /Q
- Varias configuraciones: RS-NOR, RS-NAND.

RS-NAND:




TEMA 4. SISTEMAS DIGITALES SECUENCIALES

4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

BIESTABLE **RS-NOR ASÍNCRONO**:

- ENTRADAS R (RESET) Y S (SET). SALIDAS Q Y /Q
- Implementado mediante puertas NOR:




TEMA 4. SISTEMAS DIGITALES SECUENCIALES

4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

BIESTABLE RS-NAND ASÍNCRONO

- ENTRADAS **R (RESET)** Y **S (SET)**. SALIDAS Q Y /Q
- CONFIGURACIÓN RS-NAND

R	S	Q_n	Q_{n+1}
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	*
1	1	1	*



R	S	Q_{n+1}
0	0	Q_n
0	1	1
1	0	0
1	1	*


S	R	Q_{n+1}
0	0	Q_n
0	1	0
1	0	1
1	1	*

TEMA 4. SISTEMAS DIGITALES SECUENCIALES

4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

BIESTABLE RS-NAND **SÍNCRONO**

- Modelo con **ENTRADA DE RELOJ (C)**




TEMA 4. SISTEMAS DIGITALES SECUENCIALES

4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

BIESTABLE RS-NAND **SÍNCRONO**

- Modelo con **ENTRADAS ASÍNCRONAS (PR) Y (CL)**:

SON PRIORITARIAS !!!




TEMA 4. SISTEMAS DIGITALES SECUENCIALES

4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

BIESTABLE RS-NAND

• CRONOGRAMA

$\overline{PR}$	$\overline{CL}$	C	S	R	Q_{n+1}	$\overline{Q}_{n+1}$
0	1	X	X	X	1	0
1	0	X	X	X	0	1
0	0	X	X	X	1	1
1	1	$\neg$	0	0	Q_n	$\overline{Q}_n$
1	1	$\neg$	0	1	0	1
1	1	$\neg$	1	0	1	0
1	1	$\neg$	1	1	(no deseado)	




TEMA 4. SISTEMAS DIGITALES SECUENCIALES

4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

BIESTABLE RS-NAND

- CRONOGRAMA

$\overline{P}$	$\overline{R}$	C	S	R	Q_{n+1}	$\overline{Q}_{n+1}$
0	1	X	X	X	1	0
1	0	X	X	X	0	1
0	0	X	X	X	1	1
1	1	⌋	0	0	Q_n	$\overline{Q}_n$
1	1	⌋	0	1	0	1
1	1	⌋	1	0	1	0
1	1	⌋	1	1	(no deseado)	




TEMA 4. SISTEMAS DIGITALES SECUENCIALES

4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

BIESTABLE RS-NAND

• CRONOGRAMA

$\overline{PR}$	$\overline{CL}$	C	S	R	Q_{n+1}	$\overline{Q}_{n+1}$
0	1	X	X	X	1	0
1	0	X	X	X	0	1
0	0	X	X	X	1	1
1	1	$\perp$	0	0	Q_n	$\overline{Q}_n$
1	1	$\perp$	0	1	0	1
1	1	$\perp$	1	0	1	0
1	1	$\perp$	1	1	(no deseado)	




TEMA 4. SISTEMAS DIGITALES SECUENCIALES

4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

BIESTABLE RS-NAND

• CRONOGRAMA

$\overline{PR}$	$\overline{CL}$	C	S	R	Q_{n+1}	$\overline{Q}_{n+1}$
0	1	X	X	X	1	0
1	0	X	X	X	0	1
0	0	X	X	X	1	1
1	1	$\neg$	0	0	Q_n	$\overline{Q}_n$
1	1	$\neg$	0	1	0	1
1	1	$\neg$	1	0	1	0
1	1	$\neg$	1	1	(no deseado)	




TEMA 4. SISTEMAS DIGITALES SECUENCIALES

4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

BIESTABLE JK SÍNCRONO

- ENTRADAS J Y K. SALIDAS Q Y /Q

J	K	Q_n	Q_{n+1}
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0



J	K	Q_{n+1}
0	0	Q_n
0	1	0
1	0	1
1	1	$/Q_n$

TEMA 4. SISTEMAS DIGITALES SECUENCIALES


4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

BIESTABLE JK SÍNCRONO

- ENTRADAS ASÍNCRONAS PRESET Y CLEAR

Tabla de Transición

CL	PR	J	K	$Q_{(T+1)}$
0	1	X	X	0
1	0	X	X	1
1	1	0	0	$Q_{(t)}$
1	1	0	1	0
1	1	1	0	1
1	1	1	1	$\neg Q_{(t)}$




TEMA 4. SISTEMAS DIGITALES SECUENCIALES

4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

BIESTABLE JK SÍNCRONO

- CRONOGRAMAS (ENTRADAS SÍNCRONAS)



TEMA 4. SISTEMAS DIGITALES SECUENCIALES


4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

BIESTABLE JK

- CRONOGRAMAS (ENTRADAS SÍNCRONAS-ASÍNCRONAS)

Tabla de Transición

CL	PR	J	K	$Q_{(T+1)}$
0	1	X	X	0
1	0	X	X	1
1	1	0	0	$Q_{(t)}$
1	1	0	1	0
1	1	1	0	1
1	1	1	1	$/Q_{(t)}$




TEMA 4. SISTEMAS DIGITALES SECUENCIALES

4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

BIESTABLE JK

- Posibilidad de obtener BIESTABLES A PARTIR DE OTROS TIPOS




TEMA 4. SISTEMAS DIGITALES SECUENCIALES

4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

BIESTABLE JK SÍNCRONO

- OBTENER JK A PARTIR DE RS



J	K	Q_n	Q_{n+1}
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

TEMA 4. SISTEMAS DIGITALES SECUENCIALES

4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

BIESTABLE JK SÍNCRONO

- OBTENER JK A PARTIR DE RS:




TABLA J-K / [TABLA EXC S-R](#)

J	K	Q_n	Q_{n+1}	S	R
0	0	0	0	0	-
0	0	1	1	-	0
0	1	0	0	0	-
0	1	1	0	0	1
1	0	0	1	1	0
1	0	1	1	-	0
1	1	0	1	1	0
1	1	1	0	0	1

TEMA 4. SISTEMAS DIGITALES SECUENCIALES

4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

BIESTABLE JK SÍNCRONO


- OBTENER JK A PARTIR DE RS

J \ K	00	01	11	10
Q _(t) 0			1	1
Q _(t) 1	X			X

$S = J\bar{Q}_{(t)}$

J \ K	00	01	11	10
Q _(t) 0	X	X		
Q _(t) 1		1	1	

$R = KQ_{(t)}$




Implementación de un biestable J-K a partir de un biestable R-S

TEMA 4. SISTEMAS DIGITALES SECUENCIALES

4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

BIESTABLE JK MAESTRO-SEGUIDOR (MAESTRO-ESCLAVO)

- SOLUCIONA POSIBLE PROBLEMA INESTABILIDAD ($R = S = 1$)
- AÍSLA ETAPA ENTRADA - SALIDA




TEMA 4. SISTEMAS DIGITALES SECUENCIALES

4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

BIESTABLE JK MAESTRO-SEGUIDOR (MAESTRO-ESCLAVO)

- RELOJ A NIVEL BAJO: MAESTRO INACTIVO, AISLADA SALIDA
- RELOJ A NIVEL ALTO: MAESTRO ACTIVO, SEGUIDOR BLOQUEADO, REALIMENTACIONES NO AFECTAN
- RELOJ A NIVEL BAJO: SEGUIDOR SACA SALIDA MAESTRO, AISLADO





TEMA 4. SISTEMAS DIGITALES SECUENCIALES

4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

BIESTABLE D

- D: DELAY (RETARDO)
- UNA ÚNICA ENTRADA (D)
- SALIDA ES LA ENTRADA EN EL INSTANTE ANTERIOR
- ELEMENTO DE ALMACENAMIENTO (MEMORIA)

D	Q_n
0	0
1	1




TEMA 4. SISTEMAS DIGITALES SECUENCIALES

4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

BIESTABLE D

- D: DELAY (RETARDO)
- SALIDA ES LA ENTRADA EN EL INSTANTE ANTERIOR





TEMA 4. SISTEMAS DIGITALES SECUENCIALES

4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

BIESTABLE D ASÍNCRONO

- CRONOGRAMAS
- SALIDA SIGUE ENTRADA, CONFIGURACIÓN POCO ÚTIL




TEMA 4. SISTEMAS DIGITALES SECUENCIALES

4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

BIESTABLE D **SÍNCRONO**

- CRONOGRAMAS
- CONFIGURACIÓN ADECUADA





TEMA 4. SISTEMAS DIGITALES SECUENCIALES

4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

BIESTABLE T

- T: TOGGLE (CAMBIO)
- UNA ÚNICA ENTRADA (T)
- LA SALIDA CAMBIA AL ACTIVAR LA ENTRADA

T	Q_{n+1}
0	Q_n
1	$/Q_n$




TEMA 4. SISTEMAS DIGITALES SECUENCIALES


4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

TABLAS DE EXCITACIÓN DE LOS BIESTABLES [Volver](#)

Q_n	Q_{n+1}	S	R
0	0	0	-
0	1	1	0
1	0	0	1
1	1	-	0



Q_n	Q_{n+1}	J	K
0	0	0	-
0	1	1	-
1	0	-	1
1	1	-	0




TEMA 4. SISTEMAS DIGITALES SECUENCIALES


4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

TABLAS DE EXCITACIÓN DE LOS BIESTABLES

Q_n	Q_{n+1}	D
0	0	0
0	1	1
1	0	0
1	1	1



Q_n	Q_{n+1}	T
0	0	0
0	1	1
1	0	1
1	1	0



TEMA 4. SISTEMAS DIGITALES SECUENCIALES

4.2.- ELEMENTOS DE MEMORIA. BIESTABLES

RESUMEN TABLA DE EXCITACIÓN DE LOS BIESTABLES

Biestable R-S				Biestable D			Biestable J-K			
Estado Actual	Estado Siguierte	Excitación requerida		Estado actual	Estado siguiente	Excitación requerida	Estado actual	Estado siguiente	Excitación Requerida	
Q_n	Q_{n+1}	S_n	R_n	Q_n	Q_{n+1}	D_n	Q_n	Q_{n+1}	J_n	K_n
0	0	0	X	0	0	0	0	0	0	X
0	1	1	0	0	1	1	0	1	1	X
1	0	0	1	1	0	0	1	0	X	1
1	1	X	0	1	1	1	1	1	X	0

TEMA 4. SISTEMAS DIGITALES SECUENCIALES

BIBLIOGRAFÍA

Sistemas digitales : principios y aplicaciones 10^a ed.
Autor: Ronald J. Tocci, Neal S. Widmer, Gregory L. Moss.
Editorial: México : Pearson Educación, 2007

Fundamentos de sistemas digitales. Edición: 11^a ed.
Autor: Thomas L. Floyd. Editorial: Madrid: Pearson Educación, 2016

Problemas resueltos de circuitos lógicos. Autor: Raquel Cervigón Abad. Editorial: UCLM Cuenca, 2010.
<https://books.google.es>

Problemas resueltos de electrónica digital. Autor: Javier García Zubía. Editorial: Madrid [etc.]: Thomson, 2004